# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

O OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

Page 1 of 1

# Record Display Form

First Hit

Previous Doc

Next Doc

Go to Doc#

**Generate Collection** 

Print

L6: Entry 126 of 150

File: JPAB

Oct 22, 1991

PUB-NO: JP403236090A

DOCUMENT-IDENTIFIER: JP 03236090 A

TITLE: A/D CONVERTER

PUBN-DATE: October 22, 1991

INVENTOR-INFORMATION:

NAME

COUNTRY

FUKUYAMA, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SHARP CORP

APPL-NO: JP02032991

APPL-DATE: February 14, 1990

US-CL-CURRENT: 341/155

INT-CL (IPC): G09G 5/00; H03M 1/04

ABSTRACT:

PURPOSE: To shorten the processing time and reduce the cost by selecting and outputting plural reference voltages which differ in level in order corresponding to a dither threshold pattern and comparing them with an input analog signal.

CONSTITUTION: The A/D converter consists of a reference voltage generating circuit 3, a selecting circuit 4, a selection control circuit 5, and a comparing circuit 6 and a storage part 7 is stored with a selection corresponding to the pattern of dither threshold values in units of two-dimensional blocks. Then the circuit 3 divides input voltages (a) and (b) by a resistance R to generate the reference voltages which differ in level, and the circuit 4 selects one of them according to a selection signal and outputs it to the circuit 5, which controls the circuit 4. A control part 8 reads out the selection signal for the storage part 7 in the corresponding order according to a dot clock for display and a horizontal synchronizing signal. Then the circuit 6 compares the reference voltages of the circuit 4 which a digitized video signal, which is outputted. Consequently, the need for a mass-storage memory for conversion processing is eliminated, the processing time is shortened, and the east is reducible.

COPYRIGHT: (C) 1991, JPO&Japio

Previous Doc

Next Doc

Go to Doc#

# 19日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 平3-236090

Sint. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)10月22日

G 09 G 5/00

T H 8121-5C

H 03 M 1/04

8121-5C 9065-5 J

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称

A/Dコンパータ

②特 願 平2-32991

**20**出 願 平2(1990)2月14日

個発 明 者

福山

裕二

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

M

勿出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

四代 理 人 弁理士 岡田 和秀

明細書

1、発明の名称

A/Dコンパータ

2、特許請求の範囲

( 1)基準電圧発生回路(3)、選択回路(4)、選択制御回路(5)および比較回路(6)を備え、

前記基準電圧発生回路(3)は、レベルの異なる 複数の基準電圧を発生するものであり、

前記選択回路(4)は、前記複数の基準電圧のいずれか一つを選択出力するものであり、

前記選択制御回路(5)は、前記選択回路(4)を 制御してディザ関値パタンに対応した顧序で基準 電圧を選択出力させるものであり、

前記比較回路(6)は、前記選択回路(4)から選択出力される基準電圧と入力アナログ信号とを比較してデジタル信号に変換して出力するものであることを特徴とするA/Dコンパータ

3、発明の詳細な説明

<産業上の利用分野>

本発明は、例えば、パーソナルコンピュータや

ワークステーションなどの画面表示システムに好 適なA/Dコンパータに関し、さらに詳しくは、 アナログ信号を、ディザ化されたデジタル信号に 変換するA/Dコンパータに関する。

### <従来の技術>

一般に、擬似的な階周表現としてディザ法が広く用いられている。このディザ法を用いたでは、ナルコンピュータなどの画面表示システムでは、例えば、第5図に示されるように、アナログの映像信号を、高ピットのA/Dコンパータ15でデジタルの映像信号データに変換して一旦大容量のメモリ16に書き込んだ後、更に専用の変換回路やソフトウェアにてディザ化して、画面表示用メモリ2に書き込むようにしている。

## <発明が解決しようとする課題>

しかしながら、従来では、ディザ化するためには、上述のように変換処理用の大容量のメモリ l 6 や専用回路の追加あるいはソフトウェア処理が必要となり、処理時間やコストの増加を招来するという競点がある。

本発明は、上述の点に鑑みて為されたものであって、アナログ信号をディザ化されたデジタル信号 に変換できるようにした A / D コンパータを提供 することを目的とする。

### <課題を解決するための手段>

本発明では、上述の目的を違成するために、基準電圧発生回路、選択回路、選択制御回路は、レベルの異なる複数の基準電圧を発生するものであり、前記選択回路は、前記複数の基準電圧のいずれかの基準である。前記選択の路を制御のであり、前記を調にした順序で基準電圧を選択が信号といる。

#### <作用>

上記録成によれば、レベルの異なる複数の基準 電圧を、ディザ関値パタンに対応した順序で選択

基準電圧発生回路3は、入力電圧VaおよびVbを抵抗Rによって分圧してレベルの異なる複数(この実施例では、16)の基準電圧V1~V16を発生するものである。

選択回路4は、複数の基準電圧V1~V16のいずれか一つを選択信号に基づいて選択出力する16to1のセレクタである。

選択制御回路5は、選択信号を出力して選択回路4を制御するものであり、この選択制御回路5は、ディザ関値パタンに対応した選択信号が予め記憶されているマスクROMなどの記憶部7と、この記憶部7の選択信号を、表示用のドットクロックおよび水平同期信号に応じて読み出す制御部8とを備えている。

この実施例では、記憶部7は、第3図(B)に示されるように、4行×4列の構成となっており、この2次元のプロックを単位とするディザ関値パクンに対応する選択信号が予め記憶されている。例えば、記憶部7の1行1列目には、基準電圧V12を選択するための選択信号に対応するデータ

出力し、この選択出力された基準電圧と入力アナログ信号とを比較してデジタル信号に変換するようにしているので、入力アナログ信号を、 直接ディザ化されたデジタル信号に変換することが可能となる。

#### <実施例>

以下、図面によって本発明の実施例について、詳細に説明する。

第1図は、本発明の一実施例に係る画面表示システムの構成図であり、第2図は第1図のA/D コンパータのブロック図である。

この実施例のA/DコンパータIは、第1図に示されるように、アナログの映像信号を、ディザ 化された1ビットのデジタル信号に変換するもの であり、変換されたデジタル信号は、第5図の従 来例と同様に画面表示用メモリ2に書き込まれる。

この A / D コンパータ 1 は、基本的には、第2 図に示されるように、基準電圧発生回路 3 、選択 回路 4 、選択制御回路 5 および比較回路 6 を備え ている。

「 1 2 」が記憶されており、1行2列目には、基準電圧 V 5 を選択するための選択信号に対応するデータ「 5 」が記憶されており、1行3 列目には、基準電圧 V 7 を選択するための選択信号に対応するデータ「 7 」が記憶されており、以下、同様にディザ関値パタンに対応する選択信号のデータが記憶されている。

記憶部7の選択信号を、表示用のドットクロックおよび水平同期信号に応じて読み出す制御部8は、ドットクロックを計数する4進カウンタ9と、この4進カウンタ9の2ピットの出力を切換信号として記憶部7の列方向を指定する2は 0 4 のデコーダ 1 0 と、水平同期信号を計数する4進カウンタ 1 1 と、この4進カウンタ 1 1 の2 ピットの出力を切換信号として記憶部7の行方向を指定する2 t 0 4 のデコーダ 1 2 とを備えており、両デコーダ 1 0 . 1 2 で指定された位置のデータが記憶部7から読み出されて選択回路4に選択信号として与えられるようになっている。

この制御部8によれば、ドットクロックが入力

# 特開平3~236090(3)

される度に、第3図(B)に示される記憶部7の 指定位置が列(機)方向に循環し、水平同期信号 が入力される度に、記憶部7の指定位置が行(縦) 方向に循環することになる。したがって、例えば、 機(X方向)12ドット、縦(Y方向)8ドット である画面を考えると、記憶部7から読み出され る選択信号のデータは、第3図(A)に示される ように、4行×4列の2次元のブロック(ディザ マトリックス)を単位として繰り返されることに なる。

これによって、選択回路 4 は、複数の基準電圧 V 1 ~ V 1 6 を、ディザ関値パタンに対応した順 序で選択出力することになる。

比較回路 6 は、選択回路 4 からの基準電圧とアナログの映像信号とを、インパータ 1 3 を介して与えられるドットクロックのタイミングで比較し、映像信号のレベルが、基準電圧以上であるときには、ハイレベルの信号を出力し、映像信号のレベルが、基準電圧未満であるときには、ローレベルの信号を出力する。

に示されるディザ化されたデジタル信号が得られることになる。

このようにA/D変換回路Iによってディザ化 されたデジタル信号を直接得ることができるので、 従来のような変換処理用の大容量のメモリやソフ トウェア処理が不要となり、処理時間やコストの 低減を図ることが可能となる。

なお、記憶部7をRAMやレジスタ構成にして 外部から任意のデータを書き込むようにしてもよい。

## <発明の効果>

以上のように本発明によれば、レベルの異なる 複数の基準電圧を、ディザ関値パタンに対応した 順序で選択出力し、この選択出力された基準電号 と入力アナログ信号とを比較してデジタル信号に 変換するようにしているので、入力アナログ信号 を、直接ディザ化されたデジタル信号に変換をする ことが可能となり、従来のような変換処理用の大 容量のメモリやソフトウェア処理が不要となり、 これによって、処理時間やコストの低減を図るこ したがって、比較回路 6 からは、ディザ化され たデジタル信号が出力されることになる。

なお、このデジタル信号は、バッフア回路 I 4を介して出力される。

第4図は、第2図の各部の信号波形図であり、同図(A)は水平同期信号、同図(B)は表示用のドットクロック、同図(C)は選択回路4に与えられる選択信号のデータ、同図(D)はアナログの映像信号、同図(E)はインパータ13の出力、同図(F)は比較回路6の出力、同図(G)はパッフア回路14の出力である。

ドットクロックの入力に応じて記憶郎7から読み出される選択信号のデータが、列方向に循環し、水平同期信号の入力に応じて記憶部7から読み出される選択信号のデータが行方向に循環する。

したがって、選択回路 4 では、ディザ関値パタンに対応した順序で基準電圧が選択されて出力されることになる。

この基準電圧と第4図(D)のアナログ映像信号のレベルとを比較することにより、第4図(F)

とが可能となる。


### 4、図面の簡単な説明

第 I 図は本発明の一実施例に係る画面表示システムの構成図、第 2 図は第 1 図の A / D コンバータのブロック図、第 3 図は記憶部のディザ関値パタを説明するための図、第 4 図は第 2 図の各部の信号波形図、第 5 図は従来例の構成図である。

『…A/Dコンパータ、3 …基準電圧発生回路、4 … 選択回路、5 … 選択制御回路、6 …比較回路。

出願人 シャープ株式会社 代理人 弁理士 岡田和秀

第 1 図 (本考案の一実施例に係るシステムの構成図)、



第 6 図 (従来例の構成図)


第3区 (記憶部のディサしきい値パタンを説明するための図)

		X = 12								
(A)	Y= 8 {	12 13 8 4 12 13 8	5 1 9 16 5	7 3 11 14 7	10 15 6 2 10 15 6	12 13 8 4 12 13	X = 12	5 1 9 16 5 1	7 3 11 14 7 3	10 15 6 2 10 15 6
	Į	4	16	14	2	4		16	14	2



画像表示用 16

第 2 図 (本考案のA/Dコンパータのブロック図)



5 … 選択制御回路

第4 図 (第2図の各部の信号波形図)

